CMS Pixel Detector Miscellaneous
Phase 1 Phase 2
Layer 1 Replacement Layers 2-4
  Layer 1 Replacement Elog, Page 10 of 13  Not logged in ELOG logo
New entries since:Thu Jan 1 01:00:00 1970
Entry  Fri Feb 28 17:33:16 2020, Urs Langenegger, Full test, Fulltests on 2020/02/28 
M1589 B
M1590 C (gain issues?)
M1591 C (noise issues?)
Entry  Thu Feb 27 10:14:09 2020, danek kotlinski, Module transfer, M1562 to DESY 
M1562 was not qualified during a full test since the test did not complete.
Looking at the module I see that roc 2 has a lot of noise row 79.
I tried to mask all pixels in this row but the masking does not work.
Entry  Thu Feb 27 09:47:51 2020, Urs Langenegger, Full test, Fulltest on 2020/02/26 
On Wednesday, 2020/02/26 the following modules went through the full qualification procedure: 
M1581
M1582
Entry  Wed Feb 26 10:34:55 2020, Urs Langenegger, Full test, Fulltest after Peltier replacement 
On 2020/02/25, after SIlvan had replaced the Peltiers, I did a fulltest. Here the summary: 

  Finished all tests. Summary of test durations:
Entry  Tue Feb 25 17:11:18 2020, Urs Langenegger, Module assembly, Modules glued and tested Feb 24/25 
Modules glued and tested Feb 24/25

The letters after the module name indicate the reception test grade. 
Entry  Mon Feb 24 14:01:29 2020, Urs Langenegger, Module assembly, Cap gluing in W8 
In week 8 the following modules were glued and tested: 

M1581
Entry  Mon Feb 24 13:53:32 2020, Urs Langenegger, Module assembly, Setup changes in week 8 
Setup changes in week 8

Silvan considered the single-module gluing approach suboptimal. It was changed: 
Entry  Fri Feb 14 14:40:59 2020, Dinko Ferencek, Reception test, RT for 2 modules: 1578, 1580 
[B]1579:[/B] Grade [COLOR=darkgreen]A[/COLOR]
[B]1580:[/B] Grade [COLOR=darkgreen]A[/COLOR]
Entry  Fri Feb 14 14:05:16 2020, Dinko Ferencek, Module assembly, Production yield so far 
Of 41 modules produced and tested so far (1536-1576), 6 modules were found to be [COLOR=red]bad[/COLOR] before or during the reception test, 5 were graded
[COLOR=red]C[/COLOR] after the full qualification (one of which is possibly [COLOR=orange]C*[/COLOR]) and the remaining 30 modules were graded [COLOR=darkblue]B[/COLOR]
(of which 4 were manually regraded from [COLOR=red]C[/COLOR] to [COLOR=darkblue]B[/COLOR]).
Entry  Fri Feb 14 09:48:27 2020, Dinko Ferencek, Full test, FT for 12 modules: 1561-1576 (1563, 1567, 1572, 1575 excluded) 
[COLOR=blue]Feb. 11[/COLOR]

[B]1561:[/B] [COLOR=red]C/[/COLOR][COLOR=darkblue]B/B[/COLOR] (-20/-20/+10). Mean noise >200e for some ROCs, dead trimbits in ROC 6, but trimmed Vcal threshold
Entry  Thu Feb 13 21:44:28 2020, Dinko Ferencek, Reception test, RT for 6 modules: 1573, 1574, 1575, 1576, 1577, 1578 
[B]1573:[/B] Grade [COLOR=darkgreen]A[/COLOR]
[B]1574:[/B] Grade [COLOR=darkblue]B[/COLOR], I(150)/I(100) > 2 (4.63)
[B]1575:[/B] Grade [COLOR=red]C[/COLOR], problem with one TBM core
Entry  Wed Feb 12 15:40:13 2020, Dinko Ferencek, Reception test, RT for 3 modules: 1569, 1570, 1571; 1572 bad 
[B]1569:[/B] Grade [COLOR=darkgreen]A[/COLOR]
[B]1570:[/B] Grade [COLOR=darkgreen]A[/COLOR]
[B]1571:[/B] Grade [COLOR=darkblue]B[/COLOR], I > 2 uA (3.09 uA)
Entry  Wed Feb 12 11:15:04 2020, Dinko Ferencek, Module grading, Problem with dead trimbits understood 14x
It was noticed that some modules are graded [COLOR=red]C[/COLOR] because of typically just one ROC having a large number of dead trimbits. One example is
ROC 10 in M1537
[IMG]elog:81/1[/IMG]
Entry  Wed Feb 12 10:43:04 2020, Dinko Ferencek, Module transfer, 9 modules sent to ETH: 1539, 1545, 1547, 1548, 1549, 1550, 1551, 1552, 1553 
Yesterday the following modules were sent to ETH:
1539, 1545, 1547, 1548, 1549, 1550, 1551, 1552, 1553
Entry  Tue Feb 11 17:56:06 2020, Dinko Ferencek, Cold box tests, Fulltest failure - psiAgente 
During today's full qualification the 2nd fulltest@-20 for TB1 (M1562) failed

[CODE]
Entry  Tue Feb 11 10:25:32 2020, Dinko Ferencek, Reception test, RT for 6 modules: 1563, 1564, 1565, 1566, 1567, 1568 
[COLOR=blue]Feb. 10[/COLOR]

[B]1563:[/B] Grade [COLOR=red]C[/COLOR], ROCs 8 and 10 not programmable, no obvious problems with wire bonds
Entry  Sun Feb 9 19:34:55 2020, Dinko Ferencek, Full test, FT for 4 modules: 1557, 1558, 1559, 1560  

[B]1557:[/B] [COLOR=red]C/C/C[/COLOR] (-20/-20/+10). Mean noise >200e for some ROCs, dead trimbits, failed trimming and mean noise >300e in ROC 4. IV:
0.20 uA at +10 C, slope 1.08
Entry  Sun Feb 9 18:36:13 2020, Dinko Ferencek, Module grading, Manual grading 
The procedure for manual grading is described in [URL=https://github.com/psi46/MoReWeb/pull/120]https://github.com/psi46/MoReWeb/pull/120[/URL].

In short, inside the test folder it is necessary to place a text file called [I]grade.txt[/I] that contains just one number representing the manual grade:
Entry  Sun Feb 9 12:05:47 2020, Dinko Ferencek, Module assembly, Cap gluing 
Today protective caps have been glued to modules 1561 and 1562.
Entry  Sun Feb 9 10:52:17 2020, Dinko Ferencek, Full test, FT for 4 modules: 1539, 1554, 1555, 1556 

[B]1539:[/B] [COLOR=darkblue]B/B/B[/COLOR] (-20/-20/+10). Electrical grade is B due to mean noise >200e for some ROCs. IV: 0.17 uA at +10 C, slope 1.08
[B]1554:[/B] [COLOR=darkblue]B/B/B[/COLOR] (-20/-20/+10). Electrical grade is B due to mean noise >200e for some ROCs. IV: 0.44 uA at +10 C, slope 1.80
ELOG V3.1.3-7933898